(43) Date of publication of application: 15 . 07 . 94

(51) Int. CI

H04L 12/56

(21) Application number: 04345020

(22) Date of filing: 25 . 12 . 92

(71) Applicant:

NEC CORP

(72) Inventor:

HAN ZUISETSU


(54) PACKET SWITCHING SYSTEM

(57) Abstract:

PURPOSE: To provide a packet exchange system in which it is possible to facilitate a countermeasure to traffic such as multi-cast with prescribed small buffer amounts and a low access speed to a buffer, and a high throughput can be obtained for the arbitrary traffic, in a packet switch.

CONSTITUTION: An input buffer control unit 103 stores the packet individually inputted from each input port in the empty place of an RIRO input buffer 101. The input buffer control unit decides which packet is outputted to the next time slot based on a table 106 indicating the empty state of the output buffer transferred from an output buffer control unit 109, and selects one packet from among the packets to be transferred according to a priority order. The selected packet is outputted through a time-division bus 105 to a prescribed output buffer based on the output address information of the packet.

COPYRIGHT: (C)1994,JPO&Japio



Best Available Copy

(19) [本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-197128

(43)公開日 平成6年(1994)7月15日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H04L 12/56

8529-5K

HO4L 11/20

102 A

審査請求 有 請求項の数3(全 5 頁)

(21)出願番号

特圍平4-345020

(71) 出願人 000004237

日本電気株式会社

(22)出顧日

平成4年(1992)12月25日

東京都港区芝五丁目7番1号

(72)発明者 樊 瑞雪

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 岩佐 義幸

(54) 【発明の名称】 パケット交換方式

(57)【要約】

【目的】 パケットスイッチにおいて、所要パッファ量が小さく、パッファへのアクセス速度が低く、しかもマルチキャストのようなトラヒックに対して簡単に処理でき、任意のトラヒックに対しても高スループットが得られるようなパケット交換方式を提供する。

【構成】 入力パッファ制御ユニット103は独立に各入力ポートから入力されたパケットをRIRO入力パッファ101の空き場所に蓄積する。入力パッファ制御ユニットは、次のタイムスロットにどのパケットを出力すべきかを出力パッファ制御ユニット109から転送してきた出力パッファの空き状態を表すテープル106に基づき決める。転送できるパケットの中から優先順位により1個選択して出力する。選択されたパケットは時分割パス105を経てパケットの出力アドレス情報に基づき所望な出力パッファに出力する。



1

【特許請求の範囲】

【請求項1】複数の入力ポートに対応して設置されている入力パッファと、複数の出力ポートに対応して設置されている出力パッファを有し、前配出力ポートに対応する各出力パッファは同時にN(N:入力ポート数)個のパケットを前記複数の入力パッファから受信できるパケット交換方式において、

前記複数の入力ポートから入力されたパケットを前記複数の入力ポートに対応して設置されている入力パッファに入力し、前記入カパッファからパケットを出力すると 10 き、前記出力パッファの空きスペースが k 1 (1 ≤ k 1 ≤入力ポート数) パケット分以上であれば、その出力ポートへ行くパケットが出力できるとし、出力できる複数のパケットの中から一つ選択して出力し、選択されたパケットをそのパケットの出力アドレス情報にもとづき出力パッファに入力し、前記出力パッファから出力ポートに出力することを特徴とするパケット交換方式。

【請求項2】出力パッファの空きスペースがk1パケット分以上であれば、マルチキャスト通信パケットを出力し、出力パッファの空きスペースがk2(k1<k2)パケット分以上であれば、1対1通信パケットを出力することを特徴とする請求項1記載のパケット交換方式。

【請求項3】前記出力ポートに優先クラストラヒック専用の出力パッファを設置し、優先クラストラヒックのパケットを優先的に前記専用出力パッファに入力し、出力パッファからパケットを出力するとき、優先クラストラヒックのパケットを優先的に出力することを特徴とする請求項1または2記載のパケット交換方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、任意な特性をもつトラ ヒックを扱うパケット交換方式において、理想的なパフ ォーマンスに近い特性を得る交換方式の構成に関するも のである。

[0002]

【従来の技術】いままで提案されているパケット交換方式をパッファ配置の立場から分類すると、共有パッファ形(H. Kuwahara et. al.: "A Shared Buffer Memory Switch for an ATM Exchange", Pro 40 c. ICC'89, pp. 122-125 (1984))、出力パッファ形(H. Suzuki, et. al.: "Output-Buffer Switch Architecture for Asynchronous Transfer Mode," Int. J. Digitaland Analog Cabled Systems, Vol. 2, pp. 269-276 (1989))、クロスポイントパッファ形(Y. Kato et. al.: "A Development of a High SpeedATM Switc 50

2

hing LSIC", ICC'90, pp. 310.
3. 1-310. 3. 5 (1990))、入力パッファ形 (M. Akata et.al.: "A Sched uling Content-Addressable Memory for ATM Space-Division Switch Control", ISS CC'90, pp. 244-245 (1991)) および入、出力パッファ形交換方式 (Yukihiro Doi et.al.: "A Very High-Speed ATM Switch withInput and Output Beffers", ISS'92, pp. 231-235 (1992)) がある。

【0003】共有バッファ形交換方式においては、所要 パッファ容量が一番少ないが、パッファへのアクセス速 度が高速(入力ポートの速度×入力ポート数×2)であ り、大容量の高速パッファを実装するのが困難である。

【0004】出力パッファ形交換方式においては、マルチキャストのようなトラヒックを処理するのが簡単であり、出力パッファへのアクセス速度が共有パッファの約20半分であるが、所要パッファ容量が共有パッファ形方式より数倍多いので、このような高速の大容量パッファを実装するのは難しい。

【0005】クロスポイントパッファ形交換方式においては、パッファへのアクセス速度が一番小さいが、トラヒックの偏りなどのような特性から所要パッファの容量が膨大になってしまう。

【0006】入力パッファ形交換方式においては、高スループットを得るのに複雑なスケジューリングを高速的に行う必要がある。

20 【0007】入、出力パッファ形交換方式においては、 やはり高速的にスケジューリングを行う必要があり、特に、マルチキャストの様なトラヒックに対してスケジューリングが複雑になり、しかも出力側の出力パッファの容量も出力パッファ形交換方式と同じく大きい。

[0008]

【発明が解決しようとする課題】以上述べた各交換方式は、ランダムのようなトラヒックに対しては、いまの技術で実装できる。しかし、パースト性の強いトラヒックに対しては、高スループットを得るには大容量のパッファが不可欠であるという欠点がある。また、マルチキャストのようなトラヒックをも簡単に処理することが望まれている。

【0009】本発明の目的は、このような従来方式の欠点を改善して、パッファ量が小さく、スケジューリングが簡単であり、しかもマルチキャストのようなトラヒックに対して簡単に処理でき、任意のトラヒックに対して高スループットが得られるようなパケット交換方式を提供することにある。

[0010]

(課題を解決するための手段) 本発明は、複数の入力ポ

3

ートに対応して設置されている入力パッファと、複数の 出力ポートに対応して設置されている出力パッファを有 し、前記出力ポートに対応する各出力パッファは同時に N(N:入力ポート数)個のパケットを前配複数の入力 パッファから受信できるパケット交換方式において、前 記複数の入力ポートから入力されたパケットを前記複数 の入力ポートに対応して設置されている入力パッファに 入力し、前記入力パッファからパケットを出力すると き、前記出力パッファの空きスペースがk1(1≤k1 \leq 入力ポート数) パケット分以上であれば、その出力ポ 10 if $(X_VBR(i) \geq 2N)$ ートへ行くパケットが出力できるとし、出力できる複数 のパケットの中から一つ選択して出力し、選択されたパ ケットをそのパケットの出力アドレス情報にもとづき出 カバッファに入力し、前配出力パッファから出力ポート に出力することを特徴とする。

[0011]

12

【実施例】実施例としてk1=N(N:入力ポート 数)、k2=2Nの場合、優先クラストラヒックをCB Rとし、RIRO入力パッファ、FIFO出力パッファ を有する交換方式を説明する。

【0012】図1にN×Nのパケットスイッチの全体構 成例を示し、図2、図3にそれぞれRIRO入力パッフ ア101-1, …, 101-Nを制御するユニット10 3-1, …, 103-N、FIFO出力パッファ107 -1, …, 107-Nの構成例を表している。

【0013】出力パッファ107-1, …, 107-N

は、図3に示すようにCBR専用、VBR専用のFIF 〇パッファ301,302により構成される。第1番目 のCBR専用、VBR専用の出力パッファの空きスペー =1, 2, ···, N) とし、Td_C_M (i) はi 番目の出力パッファがCBRのマルチキャストパケット を受け入れるかどうかの状態を表す変数とし、Td_C (i)はi番目出力パッファがCBRを、Td_V_M (i) はVBRのマルチキャストパケットを、Td_V (1) はVBRパケットを受け入れるかどうかの状態を 表す変数とすると、出力パッファ制御ユニット109-1, …, 109-Nは以下の規則に従い出力パッファの 空き状態を表すTd_C_M(i), Td_C(i), Td_V_M(i), Td_V(i) からなるテーブル 40 106を作り、全ての入力パッファ制御ユニットに同報 する。

$(X_CBR (1) \ge N)$

 $Td_C_M(i) = 0$ i番目の出力パッファがCB Rのマルチキャストパケットを受け入れる。

else Td_C_M(i)=1 i番目の出力パッ ファがCBRのマルチキャストパケットを受け入れな ζì,

1 f $(X_CBR (1) \ge 2N)$

Td_C(i)=0 i番目の出力パッファがCBRパ 50 【0017】RIRO入力パッファから入力されたパケ

ケットを受け入れる。

else Td_C(i)=1 i番目の出力パッファ がCBRパケットを受け入れない。

if $(X_VBR(1) \ge N)$

 $Td_V_M(1) = 0$ 1番目の出力パッファがVBRのマルチキャストパケットを受け入れる。

else Td_V_M(i)=1 i番目の出力パッ ファがVBRのマルチキャストパケットを受け入れな

 $Td_V(i) = 0$ i番目の出力パッファがVBRパ ケットを受け入れる。

else Td_V(i)=1 i番目の出力パッファ がVBRパケットを受け入れない。

【0014】各入力パッファ制御ユニット103-1, ···, 103-Nは、図2に示すように、入力ポートから 入力されたパケットをアイドルアドレスキュー201の 先頭にあるアイドルアドレスを書込アドレス208とし て入力パッファに送り、その書込アドレス208がさし 20 ているRIRO入力パッファの対応場所にパケットを蓄 積する。その書込アドレスをこのパケットの特性 (CB R、VBRまたはVBRマルチキャスト)と到着パケッ ト識別信号207に従い、対応のアドレス管理キュー2 02, 203, 204, 205に入力する。ここに、2 0 2はCBRパケットのアドレスを管理するキュー、2 03はVBRマルチキャストパケットのアドレスを管理 するキュー、204, 205はVBRパケットのアドレ スを管理するキューである。

【0015】選択回路206は、次のタイムスロットに スをそれぞれX_CBR(1)、X_VBR(1)(1 30 どのパケットを出力すべきかを出力パッファ制御ユニッ ト109-1, …, 109-Nから転送してきたテープ ル106に基づき決める。選択回路206は、各アドレ ス管理キューの先頭にあるアドレスが指しているパケッ トの特性およびこのパケットの出力アドレス情報と、出 カバッファの空き状態を表すテーブル106を比較し、 転送できるパケットのアドレスの中から優先順位により 1個選択して読み出しアドレス209としてRIRO入 カパッファに出力する。出力パッファは1パケット時間 N(N:入力ポート数)個のパケットを同時に受信で き、かつ空きパケット数がN以上あるので、各入力ポー トのパケット読み出し動作は、他の入力ポートの動作と は独立に行える。優先順位の一例としては、CBRパケ ットのアドレスが最優先に、マルチキャストパケットの アドレスが次優先に、VBRパケットのアドレスが最後 に選ばれる。

> 【0016】次のタイムスロットにおいて、RIROパ ッファは選ばれたアドレスが指しているパケットを出力 し、選択回路206はこのアドレスをアイドルアドレス キュー201に入力する。

5

ットは、このパケットの特性と出力アドレス情報に基づ き、時分割パス105を通して所望の出力パッファに入 カする。出力パッファからパケットを出力するとき、C BRパケットを優先的に出力する。

【0018】以上のように、本実施例によれば、入力パ ッファ制御ユニット103-1, ···, 103-Nは独立 に各入力ポートから入力されたパケットをRIRO入力 パッファ 101-1, …, 101-Nの空き場所に蓄積 し、CBRパケット、VBRマルチキャストパケットお ケットについては、行き先別にパケットを管理する。入 カバッファ制御ユニットは、次のタイムスロットにどの パケットを出力すべきかを出力パッファ制御ユニット1 09-1, …, 109-Nから転送してきた出力パッフ ァの空き状態を表すテーブル106にもとづき決める。 転送できるパケットの中から優先順位により1個選択し て出力する。選択されたパケットは時分割パス105を 経て酸パケットの出力アドレス状態にもとづき所望な出 カパッファに出力する。出力パッファ107-1, …, 107-Nからパケットを出力するとき、CBRパケッ 20 109 出力パッファ制御ユニット トが優先的に出力される。

【0019】以上、本発明の実施例を説明したが、各出 カバッファにおいて、1個のバッファでも上記機能を実 現できるし、入力パッファ制御ユニットは複数のVBR パケットクラスに対しても、クラス別のアドレス管理キ ューを設けることと、出力パッファの空き状態を各クラ スに対応して設定することにより、多彩なサービス品質 を満たすことができる。

[0020]

【発明の効果】以上に説明したとおり、本発明によれ 30 ットの書き込みアドレス ば、出力ポートに小さい容量の出力パッファを設置する ことにより、どのパケットを選択して出力するかのよう なスケジューリングを、各入力ポートで独立に低速度に

行うことができ、低速の入力パッファを配置することに より、大容量の入力パッファを実装しやすくなり、所要 パッファ容量を小さくすることができ、制御を簡単かつ 容易に行うことができ、しかもマルチキャストのような トラヒックを簡単に処理し、任意のトラヒックに対して も高スループットを得ることができる。

【図面の簡単な説明】

【図1】本発明の一実施例の全体構成を説明するための プロック図である。


よびVBRパケット別にパケットを管理する。VBRパ 10 【図2】入力パッファを制御する入力パッファ制御ユニ ットの一構成例を説明するためのプロック図である。

> 【図3】出力パッファの一構成例を説明するためのプロ ック図である。


【符号の説明】

- 101 RIRO入力パッファ
- 103 入力パッファ制御ユニット
- 105 時分割パス
- 106 出力パッファの空き状態を表すテーブル
- 107 FIFO出力パッファ
- - 201 アイドルアドレスキュー
 - 202 CBRパケットのアドレスを管理するキュー
 - 203 VBRマルチキャストパケットのアドレスを管 理するキュー
 - 204, 205 VBRパケットのアドレスを管理する キュー
 - 206 選択回路
 - 207 到着パケット識別信号
 - 208 RIRO入力パッファへの新しく到着したパケ
 - 209 RIRO入力パッファからの読み出しアドレス
 - 301 CBR専用FIFO出力パッファ
 - 302 VBR専用FIFO山力パッファ

[図3]




【図1】



[図2]

到着パケットの書き込



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.